Family list

32 family members for: JP6296020

Derived from 23 applications

Semiconductor, semiconductor device, and method for fabricating the

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA

Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+1)

EC: H01L29/786S; H01L21/20D2; (+3)

IPC: H01L21/20; H01L21/336; H01L21/84 (+5

Publication info: CN1052110C C - 2000-05-03 CN1098554 A - 1995-02-08

2 Crystallized semiconductor layer, semiconductor device using the

same and process for their fabrication.

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA

Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

**EC:** H01L29/786S; H01L21/20D2; (+3)

IPC: H01L21/20; H01L21/336; H01L21/84 (+6

Publication info: DE69428387D D1 - 2001-10-31

Crystallized semiconductor layer, semiconductor device using the

same and process for their fabrication.

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA

Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

EC: H01L29/786S; H01L21/20D2; (+3)

IPC: H01L21/20; H01L21/336; H01L21/84 (+6

Publication info: DE69428387T T2 - 2002-07-04

Crystallized semiconductor layer, semiconductor device using the

same and process for their fabrication.

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA

Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

EC: H01L29/786S; H01L21/20D2; (+3)

IPC: H01L21/20; H01L21/336; H01L21/84 (+6

Publication info: EP0612102 A2 - 1994-08-24 EP0612102 A3 - 1994-10-19

EP0612102 B1 - 2001-09-26

Semiconductor, semiconductor device, and method for fabricating the 5

same

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA

**Applicant:** SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

**EC:** H01L29/786S; H01L21/20D; (+3)

IPC: H01L21/20; H01L21/336; H01L21/84 (+7

Publication info: EP1119053 A2 - 2001-07-25 EP1119053 A3 - 2002-01-09

MANUFACTURE OF SEMICONDUCTOR

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA

**Applicant:** SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP)

EC:

IPC: H01L21/20; H01L21/324; H01L21/336 (+

Publication info: JP3041497B2 B2 - 2000-05-15 JP6244105 A - 1994-09-02

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Inventor: CHIYOU KOUYUU (JP); UOJI HIDEKI (JP); Applicant: SEMICONDUCTOR ENERGY LAB (JP)

(+11)

(+3)

EC:

IPC: H01L21/20; H01L21/205; H01L21/268

Publication info: JP3300153B2 B2 - 2002-07-08

**JP6296020 A** - 1994-10-21

MANUFACTURE OF SEMICONDUCTOR DEVICE

Inventor: CHO KOYU (JP); UOJI HIDEKI (JP); (+3) Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC:

IPC: H01L21/20; H01L21/336; H01L29/786 (+

Publication info: JP3413162B2 B2 - 2003-06-03 JP2001053292 A - 2001-02-23

METHOD OF MANUFACTURING SEMICONDUCTOR

Applicant: SEMICONDUCTOR ENERGY LAB (JP) Inventor: YAMAZAKI SHUNPEI (JP); CHO KOYU

(JP); (+2)

EC: IPC: H01L21/20; H01L21/336; H01L29/786 (+

Publication info: JP3566623B2 B2 - 2004-09-15

**JP2000306837 A** - 2000-11-02

10 No title available

Inventor: Applicant:

EC: IPC: H01L21/20; H01L21/336; H01L29/786 (+

Publication info: JP3921162B2 B2 - 2007-05-30 JP2003179072 A - 2003-06-27

11 MANUFACTURE OF SEMICONDUCTOR

Inventor: YAMAZAKI SHUNPEI (JP); CHIYOU Applicant: SEMICONDUCTOR ENERGY LAB (JP)

KOUYUU (JP); (+2)

EC: IPC: H01L21/20; H01L21/324; H01L21/336 (+

**Publication info: JP6244103 A - 1994-09-02** 

12 THIN FILM TRANSISTOR

Inventor: CHO KOYU (JP); UOJI HIDEKI (JP); (+3) Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: IPC: H01L21/20; H01L21/336; H01L29/786 (+

Publication info: JP2001291876 A - 2001-10-19

13 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE

SAME

Inventor: YAMAJAKI SUMPEI (JP); DAKAYANA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

DORU (JP); (+3)

EC: H01L21/205; H01L21/20D2; (+3) IPC: H01L21/20; H01L21/336; H01L21/84 (+5

Publication info: KR0171923B B1 - 1999-02-01

14 CRYSTALLIZED SEMICONDUCTOR LAYER SEMICONDUCTOR DEVICE

USING THE SAME AND PROCESS FOR THEIR FABRICATION.

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

**EC: IPC:** *H01L29/772*; H01L29/66; (IPC1-7):

H01L29/772

Publication info: KR0180503B B1 - 1999-04-01

15 METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Inventor: YAMAZAKI SHUNPEI; TAKEMURA

Applicant: SEMICONDUCTOR ENERGY LAB K K

YASUHIKO; (+3)

EC: H01L29/7865; H01L21/20D2; (+3) IPC: H01L21/20; H01L21/336; H01L21/84 (+5

Publication info: KR100305135B B1 - 2001-07-26

Data supplied from the esp@cenet database - Worldwide

Family list

32 family members for: JP6296020

Derived from 23 applications

16 Semiconductor and semiconductor device

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

EC: H01L29/786S; H01L21/20D2; (+3) IPC: H01L21/20; H01L21/336; H01L21/84 (+5

**Publication info: TW484190B B** - 2002-04-21

17 Semiconductor and a method of manufacturing a semiconductor

device

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

**EC:** H01L29/786S; H01L21/20D2; (+3) **IPC:** H01L21/20; H01L21/336; H01L21/84 (+5

Publication info: TW509999B B - 2002-11-11

18 Semiconductor, semiconductor device, and method for fabricating the

same

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

EC: H01L29/786S; H01L21/20D2; (+3) IPC: H01L21/20; H01L21/336; H01L21/84 (+8

Publication info: US5608232 A - 1997-03-04

19 Semiconductor, semiconductor device, and method for fabricating the

same

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

EC: H01L29/786S; H01L21/20D2; (+3) IPC: H01L21/20; H01L21/336; H01L21/84 (+5

Publication info: US5639698 A - 1997-06-17

20 Semiconductor, semiconductor device, and method for fabricating the

same

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

EC: H01L29/786S; H01L21/20D2; (+3) IPC: H01L21/20; H01L21/336; H01L21/84 (+6

Publication info: US5897347 A - 1999-04-27

21 Semiconductor, semiconductor device, and method for fabricating the

same

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

EC: H01L29/786S; H01L21/20D2; (+3) IPC: H01L21/20; H01L21/336; H01L21/84 (+6

Publication info: US5956579 A - 1999-09-21

22 Semiconductor device having a catalyst enhanced crystallized layer

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

EC: H01L29/7865; H01L21/20D2; (+3) IPC: H01L21/20; H01L21/336; H01L21/84 (+6

Publication info: US6084247 A - 2000-07-04

23 Semiconductor, semiconductor device, and method for fabricating the

same

Inventor: YAMAZAKI SHUNPEI (JP); TAKEMURA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

YASUHIKO (JP); (+3)

EC: H01L29/7865; H01L21/20D2; (+3) IPC: C30B1/06; H01L21/20; H01L21/336 (+6)

Publication info: US6997985 B1 - 2006-02-14

Data supplied from the esp@cenet database - Worldwide

## SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent number:

JP6296020

**Publication date:** 

1994-10-21

Inventor:

CHIYOU KOUYUU (JP); UOJI HIDEKI (JP); TAKAYAMA

TORU (JP); YAMAZAKI SHUNPEI (JP); TAKEMURA

YASUHIKO (JP)

Applicant:

SEMICONDUCTOR ENERGY LAB (JP)

Classification:

- international:

H01L21/20; H01L21/205; H01L21/268; H01L21/324; H01L21/336; H01L29/78; H01L29/786; H01L21/02; H01L29/66; (IPC1-7): H01L29/784; H01L21/20;

H01L21/205; H01L21/268; H01L21/324

- european:


Application number: JP19940040522 19940215

Priority number(s): JP19940040522 19940215; JP19930048533 19930215

## Report a data error here

## Abstract of JP6296020

PURPOSE:To obtain a method for manufacturing a semiconductor element such as a thin-film transistor by crystallizing a silicon film in a substantially amorphous state by annealing it at a temperature lower than the temperature of crystallization of ordinary amorphous silicon or than a glass transition point of a substrate. CONSTITUTION: A film, particles, a cluster or the like shaped in an island, a line, a stripe or a dot and having nickel, iron, cobalt, platinum or a siliside thereof, each sort of salt thereof or the like is formed selectively on the upper or lower side of an amorphous silicon film 1 and annealed at a temperature lower than the temperature of crystallization of ordinary amorphous silicon or than a glass transition point of a substrate. Starting from this, crystallization is made to advance and thereby a crystal silicon film 3 is obtained. By using this crystal silicon film 3, moreover, a semiconductor element such as a thin film transistor is formed.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁(JP)

# (12)公開特許公報(A)

(11)特許出願公開番号

# 特開平6-296020

(43) 公開日 平成 6 年(1994) 10月21日

(51) Int. CL.

識別記号

 $\mathbf{F}$  I

HOIL 29/784

21/20

8122-4M

21/205

21/268

Z 8617-4M

9056-4M

HOIL 29/78

111 1

審査請求 未請求 発明の数10 FD

(全13頁)

最終責に続く

(21)出顧番号

特願平6-40522

(71)出額人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(22)出續日

平成6年(1994)2月15日

(31)優先權主張番号 特顯平5-48533

(32)優先日

平5 (1993) 2月15日

(33)優先権主張国

日本(JP)

(72)発明者 張 宏勇 神奈川県園

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 魚地 秀貴

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72) 発明者 高山 徹

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


最終資に続く

## (54) 【発明の名称】半導体装置およびその製造方法

# (57) 【要約】

【目的】 実質的にアモルファス状態のシリコン膜を通常のアモルファスシリコンの結晶化温度より低い温度、 もしくは基板のガラス転移点より低い温度でのアニール によって結晶化させ、薄膜トランジスタ等の半導体素子 を作製する方法を提供する。

【構成】 アモルファスシリコン膜の上もしく下に選択的に島状、線状、ストライブ状、ドット状のニッケル、鉄、コバルト、白金もしくはそれらの珪化物、各種塩等を有する被膜、粒子、クラスター等を形成し、通常のアモルファスシリコンの結晶化温度より低い温度、もしくは基板のガラス転移点より低い温度でアニールすることによって、これを出発点として結晶化を進展させ、結晶シリコン膜を得る。さらに、この結晶シリコン膜を用いて薄膜トランジスタ等の半導体素子を形成する。



【特許請求の範囲】

【請求項1】 基板上に選択的にニッケル、鉄、コバル。 ト、白金、パラジウムの少なくとも1つを含有する物体 を形成する第1の工程と、前記工程後、実質的にアモル ファス状態のシリコン膜を形成する第2の工程と、第2 の工程の後に基板をアニールする第3の工程と、前記シ リコン膜を島状にパターニングする第4の工程とを有す ることを特徴とする半導体装置の製造方法。

【請求項2】 請求項1において、第3の工程の以後に 基板をフッ酸もしくは塩酸を含有する酸によって処理す 10 る第4の工程を有することを特徴とする半導体装置の製 造方法。

【請求項3】 請求項1において、第3の工程の後、レ ーザーもしくはそれと同等な強光を照射する工程を有す ることを特徴とする半導体装置の製造方法。

【請求項4】 基板上に実質的にアモルファス状態のシ リコン膜を形成する第1の工程と、前記工程後、選択的 にニッケル、鉄、コバルト、白金、パラジウムの少なく とも1つを含有する物体を形成する第2の工程と、第2 の工程の後に基板をアニールする第3の工程と、前記シ 20 ば720枚の基板を同時に処理しなければならなかっ リコン膜を島状にパターニングする第4の工程とを有す ることを特徴とする半導体装置の製造方法。

【請求項5】 請求項4において、第3の工程の以後に 基板をフッ酸もしくは塩酸を含有する酸によって処理す る第4の工程を有することを特徴とする半導体装置の製 造方法。

【請求項6】 請求項1において、第3の工程の後、レ ーザーもしくはそれと同等な強光を照射する工程を有す ることを特徴とする半導体装置の製造方法。

下の水素と、1×101。原子/cm3 以上1原子%以下 のニッケル、鉄、コバルト、白金、パラジウムを有する シリコン膜上に、絶縁膜を介してゲイト電極が設けられ ていることを特徴とする薄膜トランジスタ。

【請求項8】 - 1×10'\*原子/c m'以上5原子%以 下の水素と、1×101 原子/cm1 以上1原子%以下 のニッケル、鉄、コバルト、白金を有するシリコン半導 体によって構成されたソースおよび/またはドレインを 有することを特徴とする薄膜トランジスタ。

【請求項9】 チャネル領域はニッケル、鉄、コバル ト、白金、パラジウムの添加された領域および結晶成長 の終端領域を含まないこと特徴とする薄膜トランジス

【請求項10】 ソース、ドレインと金属配線のコンタ クト部の少なくとも一部は、ニッケル、鉄、コバルト、 白金、バラジウムの添加された領域および結晶成長の終 端領域以外の領域であること特徴とする薄膜トランジス 夕。

【発明の詳細な説明】

[1000]

【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型 電界効果トランジスタ(薄膜トランジスタもしくはTF **T)等の薄膜デバイスに用いられる結晶性半導体を得る** 方法に関するものである。

[0002]

【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果ト **ランジスタ(TFT)等の薄膜デバイスに用いられる結** 晶性シリコン半導体薄膜は、ブラズマCVD法や熱CV D法で形成されたアモルファスシリコン膜を電気炉等の 装置の中で600℃以上の温度で12時間以上の長時間 にわたって結晶化させて作製された。特に十分な特性 (高い電界効果移動度や高い信頼性) を得るためにはよ り長時間の熱処理が求められていた。

[0003]

【発明が解決しようする課題】しかしながら、このよう な従来の方法は多くの課題を抱えていた。1つはスルー ブットが低く、したがって、コストが高くなることであ る。例えば、この結晶化工程に24時間の時間を要する ものとすると、基板1枚当たりの処理時間を2分とすれ た。しかしながら、例えば、通常使用される管状がで は、1度に処理できる基板の枚数は50枚がせいぜい で、1つの装置(反応管)だけを使用した場合には1枚 当たり30分も時間がかかってしまった。すなわち、1 枚当たりの処理時間を2分とするには、反応管を15本 も使用しなければならなかった。このことは投資規模が 拡大することと、その投資の減価償却が大きく、製品の コストに跳ね返ることを意味していた。

【0004】もう1つの問題は、熱処理の温度であっ 【請求項7】 1×10°原子/cm²以上5原子%以 30 た。通常、TFTの作製に用いられる基板は石英ガラス のような純粋な酸化珪素からなるものと、コーニング社 7059番(以下、コーニング7059という)のよう な無アルカリのホウ珪酸ガラスに大別される。このう ち、前者は、耐熱性が優れており、通常の半導体集積回 路のウェファープロセスと同じ取扱いができるため、温 度に関しては何ら問題がない。しかしながら、そのコス トが高く、基板面積の増加と共に指数関数的に急激に増 大する。したがって、現在のところ、比較的小面積のT FT集積回路にのみ使用されている。

> 【0005】…方、無アルカリガラスは、石英に比べれ ばコストは十分に低いが、耐熱性の点で問題があり、 般に歪み点が550~650℃程度、特に入手しやすい 材料では600℃以下であるので、600℃の熱処理で は基板に不可逆的な収縮やソリという問題が生じた。特 に基板が対角10インチを越えるような大きなものでは 顕著であった。以上のような理由から、シリコン半導体 膜の結晶化に関しては、550℃以下、4時間以内とい う熱処理条件がコスト削減に不可欠とされていた。本発 明はこのような条件をクリアする半導体の作製方法およ

50 び、そのような半導体を用いた半導体装置の作製方法を

提供することを目的とする。

[0006]

【課題を解決するための手段】本発明は、アモルファス 状態、もしくは実質的にアモルファス状態と言えるよう な乱雑な結晶状態(例えば、結晶性のよい部分とアモル ファスの部分が混在しているような状態)にあるシリコ ン膜の上もしくば下にニッケル、鉄、コバルト、白金、 バラジウムを含有する島状の膜やドット、粒子、クラス ター、線等を形成し、これを通常のアモルファスシリコ ンの結晶化温度よりも低い温度、もしくは基板のガラス 10 転移点温度よりも低い温度でアニールすることによって 結晶性シリコン膜を得ることを特徴とする。

【0007】従来のシリコン膜の結晶化に関しては、結 晶性の島状の膜を核として、これを種結晶として固相工 ピタキシャル成長させる方法(例えば、特開平1-21 411()等)が提案されている。しかしながら、このよ うな方法では、600℃以下の温度ではほとんど結晶成 長が進行しなかった。シリコン系においては、一般にア モルファス状態から結晶状態に移行するには、アモルフ ァス状態にある分子鎖を分断し、しかもその分断された 20 分子が、再び他の分子と結合しないような状態としたう えで、何らかの結晶性の分子に合わせて、分子を結晶の ·部に組み換えるという過程を経る。しかしながら、こ の過程のなかで、最初の分子鎖を分断して、他の分子と 結合しない状態に保持するためのエネルギーが大きく、 結晶化反応においてはここが障壁となっている。このエ ネルギーを与えるには、1000℃程度の温度で数分、 もしくは600℃程度の温度では数10時間が必要であ り、時間は温度(=エネルギー)に指数関数的に依存す るので、600℃以下、例えば、550℃では、結晶化 30 反応が進行することはほとんど観測できなかった。従来 の固相エピタキシャル結晶化の考えも、この問題に対す る解答を与えたものではなかった。

【0008】本発明人は、従来の固相結晶化の考えとは全く別に、何らかの触媒作用によって、前記の過程の障壁エネルギーを低下させることを考えた。本発明人はニッケル(Ni)、鉄(Fe)、コバルト(Co)、自金(Pt)、バラジウム(Pd)がシリコンと結合しやすく、例えば、ニッケルの場合、容易に珪化ニッケル(化学式NiSi、0.4  $\leq$  x  $\leq$  2.5)となり、かつ、珪化ニッケルの格子定数がシリコン結晶のものに近いことに着目した。そこで、結晶シリコンー珪化ニッケルーアモルファスシリコンという3元系のエネルギー等をシミュレーションした結果、アモルファスシリコンは非化ニッケルとの界面で容易に反応して、

アモルファスシリコン (シリコンA) + 駐化ニッケル (シリコンB) → 駐化ニッケル (シリコンA) + 結晶シ リコン (シリコンB)

(シリコンA、Bはシリコンの位置を示す) H. Cl., C. HCl,)等の塩素を含む雰囲気中 という反応が生じることが明らかになった。この反応の 50 で、400~650℃で処理すればよい。特に、トリク

ボテンシャル障壁は十分に低く、反応の温度も低い。この反応式は、ニッケルがアモルファスシリコンを結晶シリコンに造り変えながら進行してゆくことを示している。実際には、580℃以下で、反応が開始され、450℃でも反応が観測されることが明らかになった。当然のことであるが、温度が高いほど反応の進行する速度が速い。また、同様な効果は、白金、鉄、コバルトでも認められた。

【0009】本発明では、島状、ストライブ状、線状、ドット状のニッケル、鉄、コバルト、白金、パラジウム単体やそれらの珪化物、酢酸塩、硝酸塩等のニッケル、鉄、コバルト、白金、パラジウムの少なくとも1つを含有する膜、粒子、クラスター等を出発点として、ここからニッケル、鉄、コバルト、白金、パラジウムが上記の反応に伴って周囲に展開してゆくことによって、結晶シリコンの領域を拡げてゆく。なお、ニッケル、鉄、コバルト、白金を含有する材料としては、酸化物は好ましくない。これは、酸化物は安定な化合物で、上記反応を開始することができないからである。

【0010】このように特定の場所から拡がった結晶シリコンは、従来の固相エピタキシャル成長とは異なるが、結晶性の連続性のよい、単結晶に近い構造を有するものであるので、TFT等の半導体素子に利用するうえでは都合がよい。基板上に均一にニッケル、鉄、コパルト、白金、パラジウムを含む材料を設けた場合には、結晶化の出発点が無数に存在して、そのため結晶化の良好な膜を得ることは難しかった。また、この結晶化の出発 材料としてのアモルファスシリコン膜は水素濃度が少ないほど良好な結果が得られた。ただし、結晶化の進行にしたがって、水素が放出されるので、得られたシリコン膜中の水素濃度は、出発材料のアモルファスシリコン膜の水素濃度は、出発材料のアモルファスシリコン膜の水素濃度は、出発材料のアモルファスシリコン膜の水素濃度は、出発材料のアモルファスシリコン膜の水素濃度は、出発材料のアモルファスシリコン膜の水素濃度は、出発材料のアモルファスシリコン膜の水素濃度は、出発材料のアモルファスシリコンに

ロロエチレン(C・HC 1。)は使用しやすい材料である。本発明によるシリコン膜中のニッケル、鉄、コバルト、自金の濃度は、、 $1 \times 10^{11} \, \mathrm{cm}^{-1} \sim 1 原子第、より好ましくは <math>1 \times 10^{11} \, \mathrm{cm}^{-1} \sim 1 \times 10^{11} \, \mathrm{cm}^{-1}$ が好ましいとわかった。この範囲以下では結晶化が十分に進行せず、一方、この範囲を上回った場合には、特性、信頼性が劣化する。

【0012】 脱状のニッケル、鉄、コバルト、白金、パラジウムを形成するには各種物理的、化学的手法を用いることができる。例えば、真空蒸着法、スパッタリング 10 法、CVD法等の真空装置の必要な方法や、スピンコート法やディップ法(強布法)、ドクターブレード法、スクリーン印刷法、スプレー熱分解法等の大気中でおこなえる方法である。特にスピンコート法やディップ法はさしたる設備も不要でありながら、膜厚の均一性に優れ、なおかつ、微妙な濃度調整が可能な手段である。これらの手段に用いる溶液としては、ニッケル、鉄、コバルト、白金、パラジウムの酢酸塩や硝酸塩、あるいは各種のカルボン酸塩、その他の有機酸塩を水や各種アルコール(低級や高級)、石油類(飽和炭化水素あるいは不飽 20 和炭化水素)等に溶解あるいは拡散せしめたものを用いればよい。

【0013】しかしながら、この場合にはそれらの塩に含まれる酸素、炭素がシリコン膜中に拡散して半導体特性を劣化させることが懸念された。しかしながら、熱天秤法および示差熱分析法によって、研究を進めた結果、適当な材料においては450℃以下の温度において、酸化物あるいは単体にまで分解してしまい、その後、シリコン膜中にまで拡散することはほとんどないことが確認された。特に、酢酸塩や硝酸塩のように低次の物質を窒30素雰囲気等の還元雰囲気下で加熱すると400℃以下で分解して、仓属単体となった。同じく、酸素雰囲気で加熱すると、最初に酸化物が形成され、より高温で酸素が離脱して金属単体となることが観測された。

【0014】本発明によって作製した結晶シリコン膜を TFT等の半導体素子に利用する上で、上記の説明から 明らかなように、結晶化の終端(ここは、複数の出発点 から開始された結晶化がぶつかる部分であるが)では、 大きな粒界(結晶性の不連続な部分)が存在し、また、 ニッケル、鉄、コバルト、白金、パラジウム等の濃度が 40 高いので、半導体素子を設けることは好ましくない。特 に、TFTのチャネル領域は設けるべきではない。ま た、結晶化の開始される場所、すなわち、ニッケル、 鉄、コバルト、自金、パラジウム等を有する物質が設け られた領域も、これらの元素の濃度が高いので半導体素 子を形成する上では十分な注意が必要であり、また、こ れらの元素の含まれないシリコン膜と比較すると、一般 にフッ酸系の溶液に対してエッチングされやすいので、 コンタクトホール等を形成する場合には、コンタクト不 良の原因となる。したがって、本発明を利用して半導体 50

素子を形成するにあたっては、結晶化の出発点となるニッケル、鉄、コバルト、白金、パラジウム等含有物被膜のパターンと半導体素子のパターンとを最適化しなければならない。以下に実施例を示し、より詳細に本発明を説明する。

## [0015]

## 【実施例】

〔実施例 1〕 本実施例は、コーニング7059ガラス 基板上の島状の複数のニッケル膜を形成し、これらを出 発点としてアモルファスシリコン膜の結晶化をおこな い、得られた結晶シリコン膜を用いてTFTを作製する 方法について記述する。島状のニッケル膜を形成する方 法には、それをアモルファスシリコン膜の上に設ける か、下に設けるかという点で2つの方法がある。図2  $(\Lambda - 1)$  は下に設ける方法であり、図2  $(\Lambda - 2)$  は 上に設ける方法である。特に後者について注意しなけれ ばならないことは、アモルファスシリコン膜の全面に二 ッケルが形成された後にこれを選択的にエッチングする という工程となるので、ニッケルとアモルファスシリコ ンが少量ではあるが反応して、珪化ニッケルが形成され てしまう。これを残存させたままでは、本発明が目的と するような良好な結晶性のシリコン膜は得られないの で、塩酸やフッ酸等で、この珪化ニッケルを十分に除去 してしまうことが求められる。また、そのため、アモル ファスシリコンは初期より薄くなる。

【0016】一方、前者についてはそのような問題は生じないが、この場合もエッチングによって、島状部分以外のニッケル膜は完全に除去されることが望まれる。さらに、残存ニッケルの影響を抑えるためには、基板を酸素プラズマやオゾン等によって処理して、島状領域以外のニッケルを酸化させてしまえばよい。

【0018】 一方、図2( $\Lambda$  -2)の場合には、アモルファスシリコン膜1の形成の後にスパッタ法によってニッケル膜を厚さ50~1000人、好ましくは100~500人堆積し、これをパターニングして島状ニッケル領域2を形成した。この様子を上方から見た図面を図1( $\Lambda$ )に示す。

【0.0.1.9】島状ニッケルは一辺 $2\mu$ mの正方形で、その間隔は、 $5\sim5.0\mu$ m、例えば $2.0\mu$ mとした。ニッケルの代わりに珪化ニッケルを用いても同様な効果が得られる。また、ニッケルの成膜時には基板を $1.0.0\sim5$ 0.0℃、好ましくは $1.8.0\sim2.5.0$ ℃に加熱しておくと良好な結果が得られた。これは下地の酸化珪素膜とニッケル膜とも密着性が向上することと、酸化珪素とニッケルが反応して、珪化ニッケルが生成するためである。酸化珪素のかわりに窒化珪素、炭化珪素、珪素を用いても同様な効果が得られる。

【0020】次に、これを450~650℃、例えば550℃で8時間窒素雰囲気中でアニールした。図2

(B) は、その中間状態で、図2(A)において、端のほうにあった島状ニッケル膜からニッケルが珪化ニッケル3Aとして中央部に進行し、また、ニッケルが通過した部分3は結晶シリコンとなっている。やがて、図2(C)に示すように2つの島状ニッケル膜から出発した

結晶化がぶつかって、中間に珪化ニッケル3Aが残って、結晶化が終了する。

【0021】図1(B)は、この状態の基板を上方から 20 見た様子を示したもので、図2(C)の珪化ニッケル3 Aとは、粒界4のことである。さらにアニールを続ければ、ニッケルは粒界4に沿って移動して、これらの島状ニッケル領域(この段階では原形を留めていることはないが)の中間領域5に集まる。

【0022】以上の工程で結晶シリコンを得ることができるが、このときに生じる非化ニッケル3Aからニッケルが半導体被膜中に拡散することは好ましくない。したがって、フッ酸もしくは塩酸でエッチングすることが望まれる。なお、フッ酸、塩酸ともシリコン膜には影響を30与えない。エッチングした様子を図2(D)に示す。粒界のあった部分は溝4Aとなる。この溝を挟むように下下下の半導体領域(活性層等)を形成することは好ましくない。下下下の配置に関しては、その例を図1(C)に示すが、半導体領域6は粒界4を横切らないように配置した。一方、ゲイト配線7は粒界4を横切ってもよい。

【0023】以上の工程で得られた結晶シリコンを用いてTFTを作製する例を図3および図4に示す。図3

(A) において、中央部のXは、図2の溝4Aのあった 40 場所を意味する。図面に示すように、このXの部分には TFTの半導体領域が横切らないように配置した。すなわち、図2に示した工程で得られた結晶シリコン膜3を バターニングして、島状半導体領域11a、11bを形成した。そして、RFブラズマCVD法、ECRブラズマCVD法、スパッタリング法等の方法によってゲイト 絶縁膜として機能する酸化珪素膜12を形成した。

【0.02.4】 さらに、減圧CVD法によって、燐が $1.\times$  ,  $H_{\rm e}$  ) を用いた。図にはNチャネル型TドTを示す。  $1.0^{10}\sim 5\times 1.0^{10}$  cm  $^4$ ドープされた厚さ $3.0.00\sim$  加速電圧は、フォスフィンは8.0 k e V 、ジボランは6.0.00 人の多結晶シリコン膜を形成し、これをバター 50.5 k e V とした。さらにこれをレーザーアニールするこ

二ングして、ゲイト電極13a、13bを形成した。(図3(A))

【0025】次に、プラズマドービング法によって不純物ドープをおこなった。ドービングガスとしては、例えば、N型にはフォスフィン(PH。)を、P型にはジボラン(B。H。)を用いた。図ではN型TFTを示す。加速電圧は、フォスフィンは80 keV、ジボランは65 keVとした。さらに550で4時間アニールすることによって、不純物の活性化をおこない、不純物領域14 $a\sim14$  dを形成した。活性化にはレーザーアニールもしくはフラッシュランプアニールのような光エネルギーを使用する方法も用いることができる。(図3(B))

【0026】最後に、通常のTFT作製と同様に層間絶縁物15として、厚さ5000人の酸化珪素膜を堆積し、これにコンタクトホールを形成してソース領域、ドレイン領域に配線・電極16a~16dを形成した。

(図3(C))以上の工程によってTFT(図ではNチャネル型)が作製された。得られたTFTの電界効果移動度はNチャネル型で $40\sim60$  c m² / V s 、P チャネル型で $30\sim50$  c m² / V s であった。

【0027】図4には、アルミニウムゲイトのTFT作 製をおこなった場合を示す。図4(A)において、中央 部のXは、図2の溝4Aのあった場所を意味する。図面 に示すように、このXの部分にはTFTの半導体領域が 横切らないように配置した。すなわち、図2に示した工 程で得られた結晶シリコン膜3をパターニングして、島 状半導体領域21a、21bを形成した。そして、RF プラズマCVD法、ECRプラズマCVD法、スパッタ リング法等の方法によってゲイト絶縁膜として機能する 酸化珪素膜22を形成した。プラズマCVD法を採用す る場合には、原料ガスはTEOS(テトラ・エトキシ・ シラン)と酸素を用いると好ましい結果が得られた。そ して、1%のシリコンを含むアルミニウム膜(厚さ50) 00人)をスパッタ法によって堆積し、これをパターニ ングしてゲイト配線・電極23a、23bを形成した。 【0028】次に、基板を3%の酒石酸のエチレングリ コール溶液に浸し、白金を陰極として、アルミニウム配 線を陽極とし、これに電流を流して陽極酸化をおこなっ た。電流は最初は、2 V / 分で電圧が上昇するように印 加し、220Vに達したところで電圧を一定とし、電流 が10μA/m<sup>2</sup>以下になったところで電流を停止し た。この結果、厚さ2000Aの陽極酸化物24a、2 4 b が形成された。(図4(A))

【0029】次に、プラズマドービング法によって不純物ドープをおこなった。ドービングガスとしては、N型にはフォスフィン(PH,)を、F型にはジボラン(B,H,)を用いた。図にはNチャネル型下FTを示す。加速電圧は、フォスフィンは80keV、ジボランは65keVとした。さらにこれをレーザーアニールするこ

10

とによって、不純物の活性化をおこない、不純物領域と 5a~25dを形成した。使用したレーザーは、KrF レーザー (波長248nm) で、250~300mJ/ cm'のエネルギー密度のレーザー光を5ショット照射 した。(図4(B))

【0030】最後に、通常のTFT作製と同様に層間絶 緑物26として、厚さ5000人の酸化珪素膜を堆積 し、これにコンタクトホールを形成してソース領域、ド レイン領域に配線・電極27a~27dを形成した。

(図4 (C)) 得られたTFTの電界効果移動度はNチ 10 ャネル型で60~120cm<sup>2</sup> / Vs、Pチャネル型で 50~90cm<sup>2</sup>/Vsであった。また、このTFTを 用いて作製されたシフトレジスタではドレイン電圧17 Vで6MHz、20Vで11MHzでの動作が確認され

【0031】〔実施例2〕 図5には、図4と同様にア ルミニウムゲイトのTFT作製をおこなった場合を示 す。ただし、ここではアモルファスシリコンを活性層と して用いた。図5 (A) に示すように、基板31上に下 地酸化珪素膜32を堆積し、さらに厚さ2000~30 20 00人のアモルファスシリコン膜33を堆積した。アモ ルファスシリコン膜には適当な量のP型もしくはN型不 純物を混入させておいてもよい。そして、上記に示した ように島状のニッケルもしくは玤化ニッケル被膜34 A、34Bを形成し、この状態で550℃、4時間アニ ールすることによってアモルファスシリコン膜を結晶化 させた。

【0032】次に、このようにして得られた結晶シリコ ン膜を図5(B)に示すようにバターニングした。この とき、図の中央部(ニッケルもしくは珪化ニッケル被膜 30 ソース、ドレインに形成してTFTが完成する。 34A、34Bの中間部)のシリコン膜にはニッケルが 多量に含まれているので、これを除くようにパターニン グして、島状シリコン領域35A、35Bを形成した。 さらに、その上に実質真性なアモルファスシリコン膜3 6を堆積した。その後、図5 (C) に示すようにゲイト 絶縁膜37として窒化珪素、酸化珪素等の材料で被膜を 形成し、ゲイト電極38をアルミニウムによって形成 し、図4の場合と同様に陽極酸化をおこない、イオンド --ピング法によって不純物を拡散させて不純物領域39 A、39Bを形成する。さらに、層間絶縁物40を堆積 40 し、コンタクトホールを形成し、金属電極41A、41 Bをソース、ドレインに形成してTFTが完成する。こ のTFTでは活性層の厚さに比べて、ソース、ドレイン の部分の半導体膜が厚く、また、抵抗率が小さいことが、 特徴で、この結果、ソース、ドレイン領域の抵抗が減少 し、TFTの特性が向上する。また、コンタクトの形成 も容易である。

【0033】 (実施例3) 図6には、CMOS型のT FT作製をおこなった場合を示す。図6(A)に示すよ うに、基板51上に下地酸化旺素膜52を堆積し、さら 50 パワーとしては、膜厚、基板温度、等の条件を考慮して

に厚さ1000~1500人のアモルファスシリコン膜 53を堆積した。そして、上記に示したように島状の二 ッケルもしくは珪化ニッケル被膜54を形成し、この状 態で550℃でアニールする。この工程によって、珪化 シリコン領域55が成長し、結晶化が進行する。4時間 のアニールによって、図6(B)に示すように、アモル ファスシリコン膜は結晶シリコンに変化する。また、結 晶化の進行によって珪化シリコン59A、59Bは端に 追いやられる。

【0034】次に、このようにして得られた結晶シリコ ン膜を図6(B)に示すようにパターニングして島状シ リコン領域56を形成した。このとき、島状領域の両端 はニッケルの濃度が大きいことに注意すべきである。島 状シリコン領域形成後、ゲイト絶縁膜57、ゲイト電極 58A、58Bを形成した。

【0035】その後、図5(C)に示すように、イオン ドーピング法によって不純物を拡散させてN型の不純物 領域60AとP型の不純物領域60Bを形成する。この 際には、例えば、N型不純物として燐(ドーピングガス はフォスフィンPH。)を用い、60~110kVの加 速電圧で全面にドーピングをおこない、次に、フォトレ ジストでNチャネル型TFTの領域を覆って、P型不純 物、例えばホウ素(ドーピングガスはジボランB、IL 。) を用い、40~80kVの加速電圧でドーピングす ればよい。

【0036】ドーピング終了後、図4の場合と同様にレ ーザー光の照射によって、ソース、ドレインの活性化を おこない、さらに、層間絶縁物61を堆積し、コンタク トホールを形成し、金属電極62A、62B、62Cを

【0037】〔実施例4〕 本実施例は、実施例3の1 程において、550℃、4時間の加熱による結晶化工程 の後に、さらにレーザー光を照射し、結晶シリコン膜の 結晶性をさらに向上させる構成に関する。図7に本実施 例のCMOS型のTFTの作製工程を示す。まず図7

(A) に示すように、基板51上に下地酸化珪素膜52 をスパッタ法により2000人の厚さに堆積した。さら に厚さ1000~1500Åのアモルファスシリコン膜 53をプラズマCVD法で堆積した。そして、島状の二 ッケルもしくは珪化ニッケル被膜54を形成した。

【0038】そして窒素雰囲気中において550℃、4 時間のアニールを行なった。この工程によって、珪化シ リコン領域55が成長し、結晶化が進行する。次に、こ のようにして得られた結晶シリコン膜を図7(B)に示 すようにパターニングして島状シリコン領域56を形成

【0039】さらにKrFエキシマレーザー光(波長2 48 nm、パルス幅20 nsec) 71を照射した。照 射条件は、250mJ/cm゚で2ショトとした。照射

200~400mJ/cm/とすればよい。また、レー ザー光としては、XeClレーザー(波長308n m)、ArFレーザー(波長193nm)等も用いるこ とができる。

【0040】また、レーザー光の照射と同等の効果を得 ることのできる強光を照射するのでもよい。特に赤外光 の照射によるRTA (ラビット・サーマル・アニール) は、シリコンに赤外光を選択的に吸収させることができ るので、効果的なアニールを行なうことができる。な お、パターニング工程の前にレーザー光の照射を行なう。10 のでもよい。以上のようにして結晶性の良好なシリコン 膜を得ることができる。このような処理を施した結果、 熱アニールによって結晶化していたシリコン膜53はよ り結晶性の良好なシリコン膜となった。一方、結晶化し ていなかった領域 (図示せず) においてもレーザー照射 の結果、多結晶性の膜が得られ、膜の変質が観測された が、結晶性は良くないことがラマン分光法によって明ら かになった。また、透過型電子顕微鏡による観察では結 品化しないままレーザーが照射され、結晶化した膜は小 さな結晶が無数に形成されているのに対し、本発明によ 20 って、結晶化した後、レーザー照射された膜53は結晶 の方向のそろった比較的大きな結晶が観察された。

【0041】その後、シリコンを主成分とするゲイト電 極58A、58Bを形成した。そして図7(C)に示す ように、イオンドーピング法によって不純物を拡散させ てN型の不純物領域60AとP型の不純物領域60Bを 形成した。この際には、例えば、N型不純物として燐 (ドーピングガスはフォスフィンPH。) を用い、60 ~ I I O k V の加速電圧で全面にドーピングをおこな い、次に、フォトレジストでNチャネル型TFTの領域 30 を覆って、P型不純物、例えばホウ素(ドーピングガス はジポランB。日、)を用い、40~80kVの加速電 圧でドーピングすればよい。

【0042】ドーピング終了後、レーザー光の照射によ って、ソース、ドレインの活性化を行い、さらに層間絶 緑物61を堆積し、コンタクトホールを形成し、金属電 極62A、62B、62Cをソース、ドレインに形成し てTFTが完成する。本実施例で示したように、結晶化 を助長する触媒元素を導入することにより、550℃、 4時間程度の低温短時間の結晶化工程とレーザー光の照 40 射によるアニール工程とを併用することにより、結晶性 の良好の結晶シリコン膜を得ることができる。そしてこ のような結晶シリコン膜を用いてTFTを作製すること により、高性能なTFTを得ることができる。すなわ ち、皮物網とによって得られたNチムスル刑でリアで は、電界効果移動度(モヒュディー)は、よりへゃりじ m' アピョ (・リコンゲイト型、西×参加)。あるのは 60~120cm / Vs (アルミケイト型、図4参 照)、しきい値電圧は3~8Vであったが。本実施例で 得られたNチャネル型TTTのモビリティーは150~「9」も とく程度と考えられる。(図4 (4))・

200cm<sup>2</sup> / Vs、しきい値電圧は0.5~1.5V であり、モビリティーが大幅に向上したことと、しきい 値電圧のばらつきが減少したことが注目される。

【0043】このような特性は従来は、アモルファスシ リコン膜のレーザー結晶化によってのみ可能であった。 が、従来のレーザー結晶化では、得られるシリコン膜の 特性のばらつきが大きく、また、結晶化には400℃以 上の温度で、350mJ/cm 以上の高いレーザーエ ネルギーの照射が必要であり、量産性に問題があった。 この点、本実施例では、基板温度、エネルギー密度とも それより小さい値で十分であるため、量産性に関しては 問題がなかった。さらに、ばらつきは従来の熱アニール による固相成長結晶化法と同程度であるため、得られる TFTも特性の揃ったものであった。

【0044】なお、本発明ではNiの濃度が低いとシリ コン膜の結晶化が不十分であり、TFTの特性が良くな かった。しかしながら、本実施例では仮にシリコン膜の 結晶性が不十分であっても、その後のレーザー照射によ ってそれを補うことができるので、Niの濃度が低くと もTFTの特性が低下することはなかった。このため、 デバイスの活性層領域におけるニッケル濃度をさらに低 くすることができ、デバイスの電気的安定性や信頼性の 上から極めて好ましい構成とすることができる。

【0045】〔実施例5〕 本実施例は、アモルファス シリコンの結晶化を助長する触媒元素を溶液に含有さ せ、この溶液をアモルファスシリコン膜上に塗布するこ とにより、触媒元素をアモルファスシリコン膜に導入す る構成に関する。さらに本実施例は、触媒元素を選択的 に導入し、該導入領域より触媒元素が導入されなかった 領域へと結晶成長を行なわすことにより、触媒元素の濃 度が少ない結晶性シリコン膜を得る方法に関する。

【0046】図8に本実施例の作製工程の概略を示す。 また図8において、図2と同符号の部分は図2と同一の 箇所を示す。まず、ガラス基板(コーニング7059、 10cm角)上に下地の酸化珪素膜1Bを2000人の 厚さにスパッタ法で形成し、さらにブラズマCVD法に よりアモルファスシリコン膜1を1000人の厚さに成 膜した。次にマスクとなる酸化珪素膜80を2000人 の厚さに成膜した。この酸化珪素膜80の膜厚について は、発明者等の実験によると500人でも問題がないこ とを確認しており、膜質が緻密であれば更に薄くても良 いと思われる。

【0047】そして通常のフォトリソパターニング工程 によって、必要とするパターンに酸化珪素膜80をパー エングルだ。そして、酸素雰囲気中にもける紫外側の服 新二端の概化理器額8%を確呈したアモルファスシリカ ン郷」の本面に成映した。この優化珪素膜82の作製。 は 改素雰囲気中でUV光をも分間照射することによっ で言なわれる。なおこの催化時素膜も2の形では20~

200~400mJ/cmとすればよい。また、レー ザー光としては、NeC1レーザー(波長308n m)、ArFレーザー(波長193nm)等も用いるこ とができる。

【0040】また、レーザー光の照射と同等の効果を得 ることのできる強光を照射するのでもよい。特に赤外光 の照射によるRTA(ラビット・サーマル・アニール) は、シリコンに赤外光を選択的に吸収させることができ るので、効果的なアニールを行なうことができる。な お、パターコング工程の前にレーザー光の照射を行なう 10 のでもよい。以上のようにして結晶性の良好なシリコン 膜を得ることができる。このような処理を施した結果、 熱アニールによって結晶化していたシリコン膜53はよ り結晶性の良好なシリコン膜となった。一方、結晶化し ていなかった領域(図示せず)においてもレーザー照射 の結果、多結晶性の膜が得られ、膜の変質が観測された が、結晶性は良くないことがラマン分光法によって明ら かになった。また、透過型電子顕微鏡による観察では結 晶化しないままレーザーが照射され、結晶化した膜は小 さな結晶が無数に形成されているのに対し、本発明によ 20 って、結晶化した後、レーザー照射された膜53は結晶 の方向のそろった比較的大きな結晶が観察された。

【0041】その後、シリコンを主成分とするゲイト電 極58A、58Bを形成した。そして図7 (C) に示す ように、イオンドーピング法によって不純物を拡散させ てN型の不純物領域60AとP型の不純物領域60Bを 形成した。この際には、例えば、N型不純物として燐 (ドーピングガスはフォスフィンPH。) を用い、60 ~110kVの加速電圧で全面にドーピングをおこな い、次に、フォトレジストでNチャネル型TFTの領域 30 を覆って、P型不純物、例えばホウ素(ドーピングガス はジボランB、H、)を用い、40~80kVの加速電 圧でドービングすればよい。

【0042】ドーピング終了後、レーザー光の照射によ って、ソース、ドレインの活性化を行い、さらに層間絶 緑物61を堆積し、コンタクトホールを形成し、金属電 極62A、62B、62Cをソース、ドレインに形成し てTFTが完成する。本実施例で示したように、結晶化 を助長する触媒元素を導入することにより、550℃、 4時間程度の低温短時間の結晶化工程とレーザー光の照 40 射によるアニール工程とを併用することにより、結晶性 の良好の結晶シリコン膜を得ることができる。そしてこ のような結晶シリコン膜を用いてTFTを作製すること により、高性能なTFTを得ることができる。すなわ ち、実施例1によって得られたNチャネル型TFTで は、電界効果移動度(モビリティー)は、40~60c m゚/Vs(シリコンゲイト型、図3参照)、あるいは 60~120cm / Vs (アルミゲイト型、図4参 照)、しきい値電圧は3~8 Vであったが、本実施例で 得られたNチャネル型TFTのモビリティーは150~ 50 50 A程度と考えられる。(図8 (A))

200cm / Vs、しきい値電圧は0.5~1.5V であり、モビリティーが大幅に向上したことと、しきい 値電圧のばらつきが減少したことが注目される。

. 12

1. 10 11

【0043】このような特性は従来は、アモルファスシ リコン膜のレーザー結晶化によってのみ可能であった が、従来のレーザー結晶化では、得られるシリコン膜の 特性のばらつきが大きく、また、結晶化には400℃以 上の温度で、350mJ/cm。以上の高いレーザーエ ネルギーの照射が必要であり、、量産性に問題があった。 この点、本実施例では、基板温度、エネルギー密度とも それより小さい値で十分であるため、量産性に関しては 問題がなかった。さらに、ばらつきは従来の熱アニール による固相成長結晶化法と同程度であるため、得られる TFTも特性の揃ったものであった。

【0044】なお、本発明ではNiの濃度が低いとシリ コン膜の結晶化が不十分であり、TFTの特性が良くな かった。しかしながら、本実施例では仮にシリコン膜の 結晶性が不十分であっても、その後のレーザー照射によ ってそれを補うことができるので、Niの濃度が低くと もTFTの特性が低下することはなかった。このため、 デバイスの活性層領域におけるニッケル濃度をさらに低 くすることができ、デバイスの電気的安定性や信頼性の 上から極めて好ましい構成とすることができる。

【0045】 〔実施例5〕 本実施例は、アモルファス シリコンの結晶化を助長する触媒元素を溶液に含有さ せ、この溶液をアモルファスシリコン膜上に塗布するこ とにより、触媒元素をアモルファスシリコン膜に導入す る構成に関する。さらに本実施例は、触媒元素を選択的 に導入し、該導人領域より触媒元素が導入されなかった 領域へと結晶成長を行なわすことにより、触媒元素の濃 度が少ない結晶性シリコン膜を得る方法に関する。

【0046】図8に本実施例の作製工程の概略を示す。 また図8において、図2と同符号の部分は図2と同一の 箇所を示す。まず、ガラス基板(コーニング7059、 10 cm角)上に下地の酸化珪素膜1Bを2000人の 厚さにスパッタ法で形成し、さらにプラズマCVD法に よりアモルファスシリコン膜1を1000人の厚さに成 膜した。次にマスクとなる酸化珪素膜80を2000人 の厚さに成膜した。この酸化珪素膜80の膜厚について は、発明者等の実験によると500人でも問題がないこ とを確認しており、膜質が緻密であれば更に薄くても良

【0047】そして通常のフォトリソバターニング工程 によって、必要とするパターンに酸化珪素膜80をパー ニングした。そして、酸素雰囲気中における紫外線の照 射で薄い酸化珪素膜82を露呈したアモルファスシリコ ン膜1の表面に成膜した。この酸化珪素膜82の作製 は、酸素雰囲気中でUV光を5分問照射することによっ て行なわれる。なおこの酸化珪素膜82の厚さは20~

【0048】この酸化珪素膜は、後の工程において塗布 される溶液の濡れ性を良くするためのものである。この 状態において、酢酸塩溶液中にニッケルを100ppm (重量換算)添加した酢酸塩溶液を5m上滴ド(10c m角基板の場合)した。またこの際、スピナー84で5 0 rpmで10秒のスピンコートを行い、基板表面金体 に均 な水膜83を形成させた。さらにこの状態で5分 間保持した後スピナー84を用いて2000 rpm、6 0秒のスピンドライを行った。なおこの保持は、スピナ ー上において0~150rpmの回転をさせながら行な 10 ってもよい。(図8(A))

【0049】上記工程によって、85で示される領域に ニッケルが導入されることになる。そして300~50 0度の温度で加熱処理を行い、85で示す領域の表面に **珪化ニッケルを生成させた。次にマスクである酸化珪素** 膜80を取り除き、550度(窒素雰囲気)、4時間の 加熱処理を施すことにより、アモルファスシリコン膜8 0の結晶化を行った。この際、ニッケルが導入された領 域85からニッケルが導入されなった領域へと横方向 (基板に平行な方向) に結晶成長が行われる。勿論ニッ 20 ケルが直接導入された領域においても結晶化が行なわれ る。

【0050】ここでは、熱処理を加えて85で示す領域 の表面に珪化ニッケル膜を生成させ、その後に酸化珪素 膜80を取り除いたが、酸化珪素膜80を取り除かず に、550度、4時間の加熱処理を行い、結晶化をさせ る場合は、珪化ニッケル膜を生成させる工程を行わなく てよい。この場合は、結晶化工程の後に酸化珪素膜80 を取り除けばよい。

【0051】図8(B)に示すのは、結晶化が進行する 30 中間状態を示す。これは、端のほうに導入されたニッケ ルが珪化ニッケル3Aとして中央部に進行し、また、ニ ッケルが通過した部分3は結晶シリコンとなっている状 態を示す。さらに結晶化が進行すると、図8 (C) に示 すように2つのニッケルが導入された領域85から出発 した結晶化がぶつかって、中間に珪化ニッケル3Aが残 って、結晶化が終了する。

【0052】以上の工程で結晶シリコンを得ることがで きるが、このときに生じる珪化ニッケル3Aからニッケ ルが半導体被膜中に拡散することは好ましくない。そこ 40 で、フッ酸もしくは塩酸で、3Aの領域をエッチングし た。エッチングした様子を図8(D)に示す。粒界のあ った部分は溝1Aとなる。

【0053】図8(C)において、領域86が領域85 から横方向に結晶化が行われた領域である。この86で 示される領域のニッケル濃度を図りに示す。図りに示す のは、SIMSで結晶化工程が終了した結晶シリコン膜 の86で示される領域の深さ方向のニッケル濃度分布を 計測したものである。またニッケルが直接導入された領 域85におけるニッケルの濃度は図9に示す濃度分布よ 50 アセチルアセトネート、2-エチルヘキサン酸ニッケル

りさらに工桁以上高い値を示すことが確認されている。 このようにして得られた結晶性シリコン膜を用いて、実 施例1と同様な方法でTFTを作製した。

【0054】なお、このようにして得られた結晶性シリ コン膜に実施例4のようにレーザーもしくはそれと同等 な強光の照射によって、結晶性をさらに改善せしめるこ とは有効である。実施例4においてはシリコン膜中のニ ッケル濃度が比較的高かったために、レーザー照射によ って、シリコン膜中のニッケルが析出してり、1~10 μm程度の珪化ニッケルの粒がシリコン膜内に形成さ れ、膜のモフォロジーが悪化した。しかしながら、本実 施例では、実施例1および2よりもはるかにニッケルの 濃度を低減せしめることが可能であるため、耳化ニッケ ルの析出はなく、レーザー照射によって膜が荒れること も防げた。

【0055】図9に示されるニッケル濃度は、溶液中の ニッケル濃度を制御することによって、制御することが できる。本実施例においては、溶液中のニッケル濃度を 100ppmとしたが、これを10ppmとしても結晶 化が可能なことが判明している。この場合、図9で示さ れる図8の領域86のニッケル濃度をさらに1桁下げる ことができる。しかしながら、溶液中のニッケル濃度を 少なくすると、横方向への結晶成長距離が短くなるとい う問題がある。

【0056】以上のようにして結晶化が行なわれた結晶 シリコン膜はそのままTFTの活性層に利用することが できる。特に86で示される領域を用いてTFTの活性 層を形成することはその触媒元素濃度の低いことから極 めて有用である。本実施例においては、触媒元素を含ま せた溶液として、酢酸塩溶液を用いたが、広く水溶液、 有機溶媒溶液等を用いることができる。ここで触媒元素 は化合物として含まれていなくても単に分散させること により含ませるのでもよい。

【0057】触媒元素を含ませる溶媒としては、極性溶 媒である水、アルコール、酸、アンモニアから選ばれた ものを用いることができる。触媒としてニッケルを用 い、このニッケルを極性溶媒に含ませる場合、ニッケル はニッケル化合物として導入される。このニッケル化合 物としては、代表的には臭化ニッケル、酢酸ニッケル、 蓚酸ニッケル、炭酸ニッケル、塩化ニッケル、沃化ニッ ケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッケル、ニ ッケルアセチルアセトネート、4-シクロヘキシル酪酸 ニッケル、酸化ニッケル、水酸化ニッケルから選ばれた ものが用いられる。

【0058】また溶媒としては、無極性溶媒であるベン ゼン、トルエン、キシレン、四塩化炭素、クロロホル ム、エーテルから選ばれたものを用いることができる。 この場合はニッケルはニッケル化合物として導入され る。このニッゲル化合物としては代表的には、ニッケル

【0059】また触媒元素を含有させた溶液に界面活性 剤を添加することも有用である。これは、被塗布面に対 する密着性を高め吸着性を制御するためである。この界 面活性剤は予め被塗布面上に塗布するのでもよい。また 触媒元素としてニッケル単体を用いる場合には、酸に溶 かして溶液とする必要がある。

【0060】以上述べたのは、触媒元素であるニッケル が完全に溶解した溶液を用いる例であるが、ニッケルが 完全に溶解していなくとも、ニッケル単体あるいはニッ 10 ケルの化合物からなる粉末が分散媒中に均一に分散した エマルジョンの如き材料を用いてもよい。または酸化膜 形成用の溶液を用いるのでもよい。このような溶液とし では、東京応化工業株式会社のOCD(Ohka Diffusion Source) を用いることができる。この〇CD溶液を用い れば、被形成面上に塗布し、200℃程度でペークする ことで、簡単に酸化珪素膜を形成できる。また不純物を 添加することも自由であるので、利用することができ る。

【0061】なおこれらのことは、触媒元素としてニッ 20 ケル以外の材料を用いた場合であっても同様である。ま た、溶液として2-エチルヘキサン酸ニッケルのトルエ ン溶液の如き無極性溶媒を用いることで、非晶質珪素膜 表面に直接塗布することができる。この場合にはレジス ト塗布の際に使用されている密着剤の如き材料を予め塗 布することは有効である。しかし塗布量が多過ぎる場合 には逆に非晶質珪素中への触媒元素の添加を妨害してし まうために注意が必要である。

【0062】溶液に含ませる触媒元素の量は、その溶液 の種類にも依存するが、概略の傾向としてはニッケル量 30 として溶液に対して200ppm~1ppm、好ましく は50ppm~1ppm(重量換算)とすることが望ま しい。これは、結晶化終了後における膜中のニッケル濃 度や耐フッ酸性に鑑みて決められる値である。なお本実 施例においては、アモルファスシリコン膜の上表面に触 媒元素を含有した溶液を塗布する例を示したが、アモル ファスシリコン膜の成膜前に下地膜上に触媒元素を含有 した溶液を塗布するのでもよい。

【0063】 [実施例6] 本実施例は、本発明を用い てTFTを作製する際の触媒元素の添加領域と結晶化領 40 域、およびTFTの活性層(チャネル領域)、コンタク トホールの位置関係に関する。以下には、マクティブマ トリクスの画素部分を例にして説明する。図10に本実 施例のTFTの作製工程を示す。まず図10(A)に示 すように、基板91上に下地酸化珪素膜92をスパッタ 法により2000人の厚さに堆積した。さらに厚さ30 0~1500A、例えば、800Åのアモルファスシリ コン膜り3をプラズマCVD法で堆積した。そして、厚 さ200~2000人、例えば、300人の酸化珪素膜 94を形成し、これに孔96a、96bを形成して、こ 50 タクトはニッケル濃度の高い領域97aと一部、重なっ

れをマスクとした。そして、スパッタ法もしくは実施例

16

5のごときスピン塗布法によって、極めて薄いニッケル 膜もしくはニッケル化合物膜95を全面に形成した。 【0064】そして窒素雰囲気中において550℃、4 時間のアニールを行なった。この工程によって、アモル ファスシリコン膜は孔96a、96bの直下の部分97 a、97bが珪化物となり、そこから結晶化が進行しシ リコン領域98a、98bが成長した。その先端部分は ニッケル濃度の高い領域99a、99bであった。(図 10(B)) 十分に結晶化が進行した状態では孔96a と96日から進行した結晶化がその中間で衝突し、この 状態で結晶化が停止した。結晶化の衝突した部分には二 ッケルの濃度の高い領域99aが残された。この状態 で、さらに実施例4のようにエキシマレーザー等によっ て光アニールをおこなってもよい。(図10(C))次 に、このようにして得られた結晶シリコン膜を図10 (D) に示すようにパターニングして島状シリコン領域 100を形成した。シリコン領域100の中にはニッケ ル濃度の高い領域97aの一部と99cが残されてい る。さらに、プラズマCVD法によって厚さ700~2 000A、例えば、1200Aの酸化珪素膜101を形 成し、これをゲイト絶縁膜とした。 (図10(D)) 【0065】その後、実施例1と同じ手段を用いて、ア ルミニウムによってゲイト電極102を形成した。ゲイ ト電極の周囲には厚さ1000~5000人の陽極酸化 膜103を形成した。そして、イオンドーピング法によ って不純物を拡散させてN型の不純物領域104、10 5を形成した。この際には、図にも示したように、ニッ ケル濃度の高い領域97a、99cがゲイト電極の直下 の部分(チャネル領域)に位置しないよう、ゲイト電極 の位置を決定しなければならない。(図10(E) 【0066】ドーピング終了後、レーザー光の照射によ って、ソース、ドレインの活性化を行い、さらに層間絶 緑物106を堆積し、スパッタ法によって、厚さ500 ~1500A、例えば800Aの透明導電体被膜を形成 し、これをパターニング・エッチングすることによって 画素電極107を形成した。さらに、層間絶縁物106 にコンタクトホールを形成し、金属電極108、109 をTFTのソース、ドレインに形成してTFTが完成し た。コンタゥトホールの形成の際には、コンタクトホー ルをニッケル濃度の高い領域97a、99cを避けて形 成することが望ましい。このためには、コンタクトホー ルはニッケル添加のための孔96a、96bと極力重な

らないように設計すればよい。このような設計をおこな

うのは、ニッケルの濃度の高い領域ではフッ化水素系の

溶液に対して、ニッケルを有しないシリコン膜に比較し

てエッチングされやすく、コンタクトホールの形成の際

に、シリコン膜がオーバーエッチされてしまい、コンタ

クト不良を生じやすいからである。図では、左側のコン

ているが、電極のうち、少なくとも一部は、ニッケルの 添加された領域でない領域とコンタクトしていることが 望ましい。

## [0067]

【発明の効果】以上、述べたように、本発明はアモルファスシリコン結晶化の低温化、短時間化を促進するという意味で画期的なものであり、また、そのための設備、装置、手法は極めて…般的で、かつ量産性に優れたものであるので、産業にもたらす利益は図りしえないものである。

【0068】例えば、従来の周相成長法においては、少なくとも24時間のアニールが必要とされたために、1枚当たりの基板処理時間を2分とすれば、アニール炉は15本も必要とされたのであるが、本発明によって、4時間以内に短縮することができたので、アニール炉の数を1/6以下に削減することができる。このことによる生産性の向上、設備投資額の削減は、基板処理コストの低下につながり、ひいてはTFT価格の低下とそれによる新規需要の喚起につながるものである。このように本発明は工業上、有益であり、特許されるにふさわしいも20のである。

## 【図面の簡単な説明】

【図1】 実施例の工程の上面図を示す。 (結晶化と TFTの配置)

【図2】 実施例の工程の断面図を示す。(選択的に

結晶化する工程)

【図3】 実施例の工程の断面図を示す。(実施例1

参照)

【図4】 実施例の工程の断面図を示す。(実施例1

参照)

【図5】 実施例の工程の断面図を示す。(実施例2

参照)

【図6】 実施例の工程の断面図を示す。(実施例3

参照)

10 【図7】 実施例の工程の断面図を示す。(実施例4

参照)

【図8】 実施例の工程の断面図を示す。(実施例5

参照)

【図9】 結晶シリコン膜中のニッケル濃度を示す。

(実施例5参照)

【図10】 実施例の工程の断面図を示す。(実施例6 参照)

## 【符号の説明】

1 ・・・アモルファスシリコン

20 2 ・・・島状ニッケル膜

3・・・結晶シリコン


4 ・・・粒界

5 ・・・結晶化の進行していない領域


6・・・半導体領域


7 ・・・ゲイト配線


[図1]





## 【図2】



















フロントベージの続き

(51) Int. Cl. \*

識別記号 广内整理番号

FΙ

技術表示箇所

H O 1 L 21/324

Z = 8617 - 4 M

(72) 発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内